Family list 1 application(s) for: JP2000252426

1 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Inventor: NAKAZAWA YOSHITO ; MACHIDA NOBUO (+2)

Applicant: HITACHI LTD; HITACHI TOBU SEMICONDUCTOR LTD

EC: Publication JP2000252426 (A) - 2000-09-14 info: IPC: H01L27/04; H01L21/822; H01L27/04; (+3)

0-09-14 Priority Date: 1999-02-25

Data supplied from the espacenet database --- Worldwide

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication number: JP2000252426 (A)

Publication date: 2000-09-14

Inventor(s): NAKAZAWA YOSHITO: MACHIDA NOBUO: KUDO SATOSHI: YAMAUCHI

SHUNICHI +

Applicant(s): HITACHI LTD; HITACHI TOBU SEMICONDUCTOR LTD +

Classification:


- international: H01L27/04; H01L21/822; H01L27/04; H01L21/70; (IPC1-7); H01L27/04; H01L21/822

- European:

Application number: JP19990047607 19990225 Priority number(s): JP19990047607 19990225

Abstract of JP 2000252426 (A)

PROBLEM TO BE SOLVED: To form a high breakdown voltage and high resistance resistor element in a semiconductor device by forming the resistor element on an annularly formed diffusion layer via an insulating film to relax the electric field applied to the field insulting film, SOLUTION: A semiconductor device is formed by making an MISFET MS to be a main switch constituting a high voltage part of a switching regulator, an MISFET SS to be a stator switch, and a resistor element to be a wave resistor SR into an integrated circuit. The MISFET is constituted in a mesh structure wherein a plurality of cells having planar structure are regularly arranged in a region surrounded by a rectangular annular field insulating film 3 whose angled parts are made to be arcuate along the outer periphery of a semiconductor substrate, respective gates of adjacent cells provided on the main surface of the semiconductor substrate via a gate insulating film are connected together, and respective cells are connected in parallel. The electric field applied to the field insulating film 3 can be relaxed by forming the resistor element SR on the field insulating film 3.



Data supplied from the espacenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-252426 (P2000-252426A)

(43)公開日 平成12年9月14日(2000.9.14)

(51) Int.Cl.7 體別記号 FΙ テーマコード(参考) H01L 27/04 H01L 27/04 P 5F038 21/822 Н

審査請求 未請求 請求項の数10 OL (全 12 頁)


(21)出願番号	特願平11-47607	(71) 出願人	000005108
(22)出顧日	平成11年2月25日(1999.2.25)		株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地
		(71)出願人	000233527
			日立東部セミコンダクタ株式会社
			群馬県高崎市西横手町1番地1
		(72)発明者	中沢 芳人
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業本部内
		(74)代理人	100083552
			弁理士 秋田 収喜
			最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 抵抗案子の形成された絶縁膜に加わる電界を 緩和し、前記絶縁膜の破壊を防止する。

【解決手段】 半導体基板主面にフローティングの拡散 層が環状に形成された半導体装置について、前記拡散層 上に、絶縁膜を介して、抵抗素子が形成されている。ま た、半導体基板主面にフローティングの拡散層が環状に 複数形成された半導体装置について、前記複数の拡散層 上に、絶縁膜を介して、抵抗素子が形成され、この抵抗 素子と前記拡散層とが夫々電気的に接続されている。こ の構成によって、高電圧の印加時に、前記抵抗素子に発 生する電界と前記拡散層に発生する電界との差が前記絶 緑膜に加わる電界となるため、前記絶縁膜に加わる電界 を緩和することができるので、前記絶縁膜の破壊を防止 することが可能となる。



【特許請求の範囲】

【請求項1】 半導体基板主面にフローティングの拡散 層が環状に形成された半導体装置において.

前記拡散層上に、絶縁膜を介して、抵抗素子が形成され ていることを特徴とする半導体装置。

ていることを特徴とする半導体装置。 【請求項2】 半導体基板主面に環状の拡散層が複数形成された半導体装置において、

前記複数の拡散層上に、絶縁膜を介して、抵抗素子が形成され、この抵抗素子と前記拡散層とが夫々電気的に接続されていることを特徴とする半導体装置。

【請求項3】 前記抵抗索子のシート抵抗が10kΩ/ □以下であることを特徴とする請求項1又は請求項2に 記載の半導体装置。

【請求項4】 前記抵抗架子がスイッチングレギュレー 夕の起動抵抗として用いられていることを特徴とする請 来項1万宣請求項3の何れか一項に記較の事情未該置 【請求項5】 前記抵抗薬子がp型の不純物であるポロ ン又はn型の不純物であるリン等を含有する多結晶シリ コンからなることを特徴とする請求項4の 信れか一項に影映の半별な転り

【請求項6】 半導体基板主面にフローティングの拡散 層が環状に形成された半導体装置の製造方法において、 前記半導体基板主面にフローティングの拡散層を環状に 形成する工程と、

前記拡散層上に、絶縁膜を介して、抵抗素子を形成する 工程とを有することを特徴とする半導体装置の製造方 法。

【請求項7】 半導体基板主面に環状の拡散層が複数形成された半導体装置の製造方法において、

前記半導体基板主面に環状の拡散層を複数環状に形成する工程と、

前記複数の拡製層上に、絶縁膜を介して、抵抗素子を形成する工程とを有し、この抵抗素子と前記複数の拡散層 とが共々電気的に接続されていることを特徴とする半導 体装置の製造方法。

[請求項8] 前記抵抗薬子のシート抵抗が10kΩ/□以下であることを特徴とする請求項6又は請求項7に記載の半導体装置の製造方法。

【請求項9】 前記抵抗素子がスイッチングレギュレー クの起動抵抗として用いられていることを特徴とする請 末項6万至請求項8の何れか一項に記載の半導体装置の 製造方法。

【請求項10】 前記抵抗素子がp型の不純物であるボ ロン又はn型の不純物であるリン等を含有する多結晶シ リコンからなることを特徴とする請求項6万室請求項9 の何れか~項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関 し、特に、高耐圧が要求される抵抗を有する半導体装置 に適用して有効な技術に関するものである。

[0002]

【健康の技術】半年体表層は、他の語品等と基板に実装され電子装置として用いられている。こうした電子装置は直流流源底によって駆動されており、このため追係の使用では、商用電源である交流電源から混冶電源を得るためのAC・DCコンバータ、更に、得られた道流電流が、の場合とに異なる複数の電圧を供除するためのDC・DCコンバータ病の地間のは、電子装置化で減乏せる歌いは外付けのアダプタとして提供することによって、直流電源を供給している。
[0003]こうした電影回路では、変圧用のトランス、平常用の火着電ンデンサ、チョータコイル等の集積回路化が困難な締品が用いられるために、小電力信号を処理する制御回路を集積回路化してディスクリート数電船とは場合である手法が吸られてきた。このため

郷回路の小型化に注自すと限界があった。
[0004]然し乍ら電子装展の小型化が進み、他の回 筋が集積化によって飛躍的に一型化されていくに遅れ て、電子装展の容積或いは重量に占める電源回路の比重 が相対的に高くなり、このためこうした電源回路につい でも大幅な小型化が求められつつあり、今後この傾向は 更に進されのと考さられる。

【0005】このような電視としては、スイッチングレギュレータが多用されている。スイッチングレギュレータでは、交流入力電圧を一旦整流した後にトランジスタのオン・オア回路によって変流に変換し、再び整定回路によって直流に変換して出力電圧としているが、トランジスタが、ハルス幅制御されたオン・オア動作を行なうため、損失が少ないので変換効率が高い。加えて、スイッテング周波数を高くすることによって、トランス・チョークコイル、コンデンサ等を小型化できるので、電源回路が軽度化される等の利点がある。こうしたスイッチングレギュレータの回路例を図りに示す。

[0006] スイッチングレギュレータ (破線図示) で は、パワーMISFETによって構成されるメインスイ ッチMSとスターケースイッチSSと高終抗の起卵抵抗 SRとからなる高電圧部(二点鎖線図示)と、小電圧信 号を処理する制御部からなっている。このようなスイッ チンダレギュレータを集積回路化するためには、高電圧 部の集積化が必要となってくる。

[0007] 現在、稲用電源の交流電圧は国ごとに異なっており、例えば日本では100次は200~であるが、米国では115V、欧州では220V~240Vとなっている。240Vの炭液を擦流した高流電影と接続するスイッチングドギュレータでは、最大間圧700V程度が必要となり、製品値としてこの数字を保証するために、前窓商狂能に及み間圧750V程度の設計値を必要となる。また、高電圧印加時の時代は、面積が火

きい素子にてその表面部分以外にて行なわれるのが望ま しい。具体的には、面積が小さく表面で降伏したすい起 動抵抗素子での降伏を回避し、面積が大きく表面で降伏 しにくいパワーMISFETにて降伏させるのが望まし い。このため、パワーMISFETの欄圧を750V~ 800Vとすれば、起動抵抗素子の剛圧は800V以上 とすることが昭ましい。

【0008】高電圧部を構成する要素の中で、MISF ETについては夫々単体のデバイスとして耐圧確保の技 稀手法が確立されており、これらの技術を利用すること ができる。しかし、起動抵抗となる高耐圧高抵抗の抵抗 素子については、このような800V以上の高耐圧の抵 抗案子は、これまで集積回路化されておらず他に例がな いため、新たに開発を進める必要がある。

[0009]

【発別が解決しようとする課題】こうした高郵圧高抵抗
の抵抗漢子を形成する場合に、フィールド機模限上に胚
抗薬子を形成する場合に、フィールド機模限上に胚
対策子を形成することも考えられるが、スィクテングレ
ギュレータでは、半導体基板が前記高程圧によって正確
位にバイアスされているため、通常のフィールド地様
練腰が破壊されてしまうことがある。従って耐圧がフィールド機様膜の破壊を防止するうとがある。従って耐圧がフィールド機様膜の破壊を防止する
ためにフィールド機様膜を収ぐするのでは、フィールド 体機振誘収度を収ぐするのでは、フィールド 体機振誘収度を収ぐするのでは、フィールド を対象でを他処理に乗する時間が長くなり、フィールド とはなりにくい。加えて、フィールド機様機を厚くした 場合にはその段差がよっくなり、肉下レジストを幼ーに 場合にはその段差が出くなら等の、肉下レジストを幼ーに 場合にはその段差が出くならなり、肉脂ともジーに 場合にはその段差が出くならなり、肉間関も発生する。

[0010] 他に、デブレッション型のMISFETを 拡抗として用いることも考えられるが、形成される抵抗 の抵抗値のパラツキが大きいという問題がある。デブレ ッション(ですれば、このパラッセを多少は抑えることがで きるが、耐圧が低下してしまうという問題がある。更 に、抵抗第千を活性順域に形成するためにチップサイズ が拡大する。

【0011】また、SGSトムソン社は、スイッチング レギュレータの集積回路化比照して、渦巻軟化に抵抗素子 を形成し、その中心部分を高電位に接続し、外周部分を 接地電位に接続する技術を採用した。然し年ら、発明者 等の実験では、この抵抗素子は同り組まりをいう間隔があ る。また、この抵抗素子も、活性領域に形成されるため に、チップサイズの拡大を相き、更に、他の表子等との 間で寄生動性を起こすことが考えられる。なお、こうし に満巻状の抵抗素子については、例えば、1EEE T 「ansaction on Electton De vices, vol44 (No.11, Novembe いる。

【0012】本発明の課題は、前述した問題を解決し、 高額社高級抗の抵抗素子を形成することが可能な技術を 提供することにある。本発明の前記ならびにその他の標 限と新規な特徴は、本明細書の記述及び添付図面によっ て明らかになるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0014】半導体基板主面にフローティングの拡散圏 が環状に形成された半導体装置について、前記拡散圏上 、絶縁硬を少して、抵抗素子が形成されている。ま た、半導体基板主面に環状の拡散圏が複数形成された半 導体装置について、前記複数の拡散圏上に、絶縁腹を介 して、抵抗素子が形成され、この抵抗素子と前記拡散層 とが失る電気的に接続されている。

[0015] その製造方法について、前記半導体基板主 面にフローティングの拡散圏を環状に形成する工程と、 前配拡散圏上に、絶縁膜を介して、抵抗素子を形成する 工程とを有する。

[0016]

【作用】上述した手段によれば、高電圧の印加時に、前 記抵抗素子に発生する電界と前記紅散層に発生する電界 との差が前記総縁膜に加わる電界となるため、前記絶縁 膜に加わる電界を緩和することができるので、前記絶縁 膜の破壊を防止することが可能となる。

[0017]

【発明の実施の形態】以下、本発明の実施の形態を説明 する。なお、実施の形態を説明するための全図におい て、同一機能を有するものは同一符号を付け、その繰り 返しの説明は省略する。

【0018】(実施の形態1)図2は、本発明の一実施の形態の半導体製度の概略係は必まず平面図であり、図3は、図2中の粧成素子SRを拡大して示す薬剤平面図であり、図4は、図2中のメインスイッチMSを示す縦断面図であり、図5は、図2中のスクークスイッチSS及び抵抗素子SRが設けられていない外間等です。実際面図であり、図6は、図2中のスクークスイッチSS及び抵抗素子SRが設けられた外周部を示す緩断面図であ

【0019】本実施の形態の半導体装置は、スイッチングレギュレータの高幅圧都を構成するメインスイッチとなるMISFET MS、スタータスイッチとなるMISFET SS及び起動抵抗。SRとなる抵抗素子を、集積回路化して形成したものである。

【0020】 MISFET MS、MISFET SS は、例えば単結品建業からなるn +型半導体基体1に、 例えばエピタキシャル成長によってn -型層2を形成し た半導体基板に形成される。これらのMISFETは、 半専体成板の外間に沿って角能を円弧状とした矩形螺状 内に、プレーナ構造のセルを規則的に急数配置し、半導 体基度主面にゲート絶縁膜4を介して設けた瞬棲するセ ルの各ゲート5が互いに接続され。各セルを並列接続し たメッシュゲート構造で構成される。外周のセルの各ゲー トラはセル傾線の外周部にて、例えば多結晶生素を用 かたゲートを加度したメッシュゲートでは、1000年と観察したが、1000年と 1000年により、1000年により、1000年と 1000年においました。1000年に 1000年においました。 1000年においまた。 1000年においまた。 1000年に

【0022】ゲート配線6は、層間絶線膜9を介して上層に形成され、例えばシリコンを含有させたアルミニウムを用いたゲートガードリング10と電気がに接続されている。ソースとなるn+型層8は、例えばシリコンを含有させたアルミニウムを用いたソース配線11と電気のに接続されている。スースを記り、ソースを流り11は、デースを表れている。このソース配線11は、ゾースとなるn+型層8の他に、ベース電位を一定とするために、東型層7に設けられたp+型のコンタクト層12にも電気的に接続されている。

【0023】半導体基板の外周に沿って角部を円弧状と した矩形環状に設けられたフィールド絶縁膜3の下部に は、フローティングのp型拡散層からなるリング13を 同心環状に複数配置したFLR (Field Limiting Rin g) が設けられている。このFLRでは、印加電圧の増 加に連れて、アバランシェ降伏が起きる前に内周のリン グ13から外周のリング13に空乏層が延びてパンチス ルーする構成となっており、最終的には最外周のリング 13の接合部分にて降伏する。また、前述の如く、高電 圧印加時の降伏は、面積が大きい楽子にてその表面部分 以外にて行なわれるのが望ましい。このため、面積が小 さく表面で降伏しやすいFLRでの降伏を回避し、面積 が大きく表面で降伏しにくいパワーMISFETにて降 伏させるため、パワーMISFETの耐圧を750V~ 800Vとすれば、FLRの耐圧は800V以上とす る。

[0024] このFLRの降伏地圧は、理論上各リング 13間のパンテスルー間圧及妊熱月別リンの時代電圧 の和となるため、リング13の本数を増やすことによっ て高間圧化することができるが、ターミネーション長を 考慮して、未実施の形態ではリング13を4としてあ る。そして、このFLRの形成されたフィールド総線板 3上に、抵抗素子SRが形成されている。抵抗素子SR は例えばり型不純物であるポロン又は「型の不純物であ るリン等を含有した多結晶シリコンからなり、図3に明 らかなように、PLRの希り、2013に直交する方向に 蛇行させて設けられている (但し断面図では、概念的に 理解しやすくするために直線状に単純化してある)。 抵 抗索子SRは、放熱を考慮して断面面積に対して表面積 を増加させるために、漏平形状とする。

【0025】高電圧の印加時に、抵抗素子SRに発生す る電界とFLRに発生する電界との差が、それらの間に 位置するフィールド絶縁膜3に加わる電界となる。この ため、FLRの形成されたフィールド絶縁膜3上に、抵 抗素子SRを形成することによって、フィールド絶縁膜 3に加わる電界を緩和することができる。従って、抵抗 素子SRはFLRの最外周のリング13よりも外側まで 設け、抵抗素子SRに生じる電界とFLRに生じる電界 とを略同一とすることによって、フィールド絶縁膜3に 加わる電界を最小化することができる。また、フィール ド絶級隊3の外層には半線体基板主而に剥けたn+型の 半導体領域14aに、例えばシリコンを含有させたアル ミニウムを用いた配線14bを接続したガードリング1 4が設けられており、ガードリング14の配線14bが 抵抗素子SRの一端に接続されてドレインと導通し、抵 抗素子SRの他端がスタータスイッチSSのゲートと接 続されており、ドレインの接続領域としては、半導体基 板裏面の全面に、n+型半導体基体1と導通するドレイ ン電極が、例えばニッケル、チタン、ニッケル、銀を積 層した積層膜として形成される。

【0026】このような本巻門の半導体装置における抵抗案子SRとFLRとの関係を説明する。先寸、図7 ボ森子SRとFLRとの関係を説明する。先寸、図7 ボステを形成した場合の電位分布を示す報析面図である。 図7中の(a)は抵抗素子SRに直接高電位を加える場合であり、60は抵抗素子SRに応接高電位を加える場合である。何れの場合にも、高電圧 の印加時に、抵抗素子SRに発生する電界によって、等 電位線はブイルド発線膜のよりして横方側に削騰を密 にして被われる。即ち電位は縦方向に急激に変化することとなり、この急激な電位の変化が、フィールド絶線膜の3 ととなり、この急激な電位の変化が、フィールド絶線膜。3の絶縁破離を引き起こす。

【0027】図8に示すのは、FLRを設けフィールド 総縁度上に抵抗案子を形成した本発明の場合の電位分布 を示す緩断面間である。図9中の(a)は抵抗案子SR に直接商電位を加える場合であり、(b)は抵抗案子SR にドレイン報数を介して高電色を加える場合である。 何れの場合にも、高電圧の印加時に、抵抗素子SRに発生する電界とFLRに発生する電界(領域にで空気を 生する電界とFLRに発生する電界(領域にで空気を まつきしたして、等電位線はイールト総総膜3に対して に減やかに変化することとなり、フィールド総除30に に減やかに変化することとなり、フィールド総除30に かわかる電界を緩和することがであるので、高電圧制かのフィールド総繰30の のことが可能となる。ことが可能となる。ことが可能となる。ことが可能となることによって、フィールド総機数 上に抵抗素子SRを配置することができる。このため、 活性領域に抵抗素子の領域を設ける必要がなくなるため に、チップサイズを縮小することができる。

[0028] これに対して、例えば、図9にホナデブレッション型のM ISFETを抵抗として用いる場合には、形成される抵抗の抵抗値のパラツキが大きいという問題がある。デブレッション的場の不無物蔵度を高濃度化して深いデブレッションにすれば、このパラツキを多少は抑えることができるが、耐圧が低下してしまうという問題がある。更に、抵抗率テを活性領域に形成するためにテップサイズが拡大する。

[0029]また、図10に示すように、 勤巻状に抵抗 来子(SJT)を形成し、その中心部分を高値化に接続 し、外周部分を接地電位に接続する場合には、印加電圧 が高くなると抵抗架子の抵抗療が下がり大きな電流が成 れてしまうという問題がある。また、この拡大を相 を、更に、他の漏子等との間で寄生動作を起こすことが 考えられる。これに対して、本発明の抵抗素子では、工 程数が増加することもなく、他の架子等との間で寄生動 作を起てすこともない。

[0030] 図11に示すのは、シート抵抗を変えて水 発明の抵抗薬子を形成し、電圧・電流特性を測定した結 果を示すグラアのある。シート抵抗が高い場合には、印 加電圧が高くなるに連れて、抵抗薬子の発熱によって抵 抗値が下除する。従って、電圧・電流料性をリニアにす るためには、シート抵抗を10kQ/□以下にする必要 がある。

[0031] 図12に示すのは、不純物濃度を変えて本 発明の抵抗薬子を形成し、遺皮・シート抵抗物性を測定 した結果を示すグラフである。このグラフからシート抵抗 抗が大きな抵抗薬子が負の遺度物性もち。シート抵抗 があれまうとなる状態では大きくなることが理解 されよう。また、本実施の形態では、スイッテングレギ ュレータの高電圧部を集積回路化し、前脚回路について に別サップとする半海体実施について説明も行なった。 この構成によって、高電圧筋と制御回路の失々に適した 準額体基板を用いることが可能となる。しかし、より集 積回路化を強める場合には、図13に示すように、制御 回路を一体化したスイッチングレギュレータの半導体装 優として、本発列を適用することも可能である。

【0032】次に、前述した半導体装置の製造方法を関 14 为差図18を用いて工程标に説明する。各図中で は、左側にMISFET階分を、右側に同一工程での抵 抗薬子部分を示してある。先ず、例えばヒ業 (As)が 導入された単結乱珪素からなるカー型半導体基体1上 に、エピタキシャル成長によって巾一型帰る形成す る。そして、このn一型層2にFLR域の主面に酸化生 素膜を、例えば砂能をは、この半等体基の主面に酸化生 素膜を、例えば砂能をは、この伸生様は、この酸をは実験上に 窒化珪素(SiN) 膜のマスクを形成し、この窒化珪素 膜をマスクとした選択的熱酸化によりフィールド絶縁膜 3を形成する。この状態を図14に示す。

[0033]次に、半導体基度主面に、熟剤化販度かは 熱酸化膨圧CVD (Chemical VaporDiposition)による 酸化生素酸を樹脂したゲート移線側 4を形成し、半導体 基度主面企面にゲート5版いは抵抗素子5Rの郷電股を なる参減品建業版5 *をCVDにより形成し、この金 品建業数5 *に、ゲート5となる領域には例えばリン を、抵抗素子5Rの郷電限となる領域には例えばポロン をも関大きる。CV数能を図り5に示す。

【0034】次に、多結型基級医5 を、エッサング除 主によってパターニングし、グート5及び抵抗案子5限 の帰電膜を形成し、MISFETの5型層7、 + 当型 8、コンタクト層12をホトリングラフィによるマスク を用たたインセ比んはって形成する。この際に抵抗業 子SRの尊電膜の両端に接続性がた低減するためのp+ 型圏 (帰電膜が1型の場合には、n+型層)を形成す る、この状態を図16に示す。

【0035】 Kに、半導体基板主面上の企面に、例えば PSG(Phosphorus Silicate Glass)腰を推積させ SOG(Spin On Glass)腰を参加形成して層間静極坡 9を形成し、この層間静極膜のは、ソーク環境となる ・グート配線6,抵抗素子SRの接続域を露 出させる間口を設ける。この状態を図17に示す。

【9036】 次に、この間口内を含む半導体基板主面上
の全面に例えばシリコンを含むアルミニウムからなる場
電販・企展開、を形成し、この金属膜をイターニングし
て、ゲートガードリング10、ソース配線11、ガード
リング14を形成し、例えばソースガスの主体としてテ
トラエトキシンラン(TECS)が スを用いたプラマ
CVDによる酸化珪素膜にポリイミドを塗布積層し、半 導体基板主面の全面を模分像装飾線膜15を形成し、n 半型半導体基体10級面に耐り返せ着に、この部位 例えば蒸着によりニッケル、チタン、ニッケル、銀を順 次積層したドレイン電極16を形成して、図18に示す 次積層したドレイン電極16を形成して、図18に示す 次数量となる。

【0037】このように、本発明の抵抗素子では他の素子の形成工程を利用して形成することができるので、工程数を増加させることがない。

【0038】 (実績の形態2) 図19は、本発明の他の 実施の形態である半導体装履の抵抗業子SRを拡大して 不変熱平価図であり、図20は、スタータスイッチS S及び抵抗素子SRが設けられた外周部を示す報断面図 である。なお、抵抗素子SRとリング13をを検索する 配験17は、図19中の所面A—A、B—B・C C C に示すように、リング13上に設けた開口部と抵抗 素子SR上に設けた閉口部とを接続するが、図20にお いては、概念的に理解しやすくするために、リング13 と抵抗素子SRと直接的に接続して表している。 【0039】本実施の形態の半導体装置は、スイッチングレギュレータの高電圧部を構成するメインスイッチとなるMISFET MS、スタータスイッチとなるMISFET SS及び起動抵抗SRとなる抵抗素子を、集積回路化して形成したものである。

【0040】MISFET MS、MISFET SS は、例えば単結品建業からなるn+型半導体基体1に、 例えばエピタキシャル成長によってn-型層2を形成し た半導体基板に形成される。

[0041] これらのMISFETは、半導体基板の外 同に治って前をP相弧状とした抵邦環状に取りもれたフ ィールド純緑版3によって固まれた領域内に、プレーナ 構造のセルを規則的に複数危酷し、半導体基度主面にグ ・ト終線で表ケレて設けた関係するセルのをゲート5 が互いは接続され、各セルを並列接続したメッシュゲー ト橋進で構成される。外側のセルの各ゲート5 はセル領 域の外側部にて、例えば多結高建業を用いたゲート配線 をと接続され、このゲート配線もがゲート5の接続領域 であるゲートドットを接続されている。

【0042】各セルでは、半導体基体1上に形成された n−型層2がドレイン領域となり、半導体基板主面に形 成されたり型層7がチャネルの形成されるベース領域と なり、p型層7内に形成されたn+型層8がソース領域 とかる総型FETとなっている。

【0043】ゲート配線6は、層間絶縁様9を介して上層に形成され、例えばシリコンを含有させたアルミニウムを用いたゲートガードリング10を電気的に接続されている。ケースとなるn+型層8は、例えばシリコンを含有させたアルミニウムを用いたソース配線11と電気のに接続されており、ソース配線11は半導体基板主面上に層間絶縁機9を介して形成されている。このソース配線11は、ソースとなるn+型層8の他に、ベース電位を一定とするために、型層7に設けられたp+型のコンタクト層7とにも転気的上接続されている。

【0044】半導体基板の外間に沿って角部を円弧状と した矩形環状に設けられたフィールド絶縁膜3の下部に は、フローティングのp型拡散層からなるリング13を 問心環状に複数配置したFLR (Field Limiting Rin g) が設けられている。このFLRでは、印加電圧の増 加に連れて、アバランシェ降伏が起きる前に内間のリン グ13から外周のリング13に空乏層が延びてパンチス ルーする構成となっており、最終的には最外周のリング 13の接合部分にて降伏する。また、前述の如く、高電 圧印加時の降伏は、面積が大きい素子にてその表面部分 以外にて行なわれるのが望ましい。このため、面積が小 さく表面で降伏しやすいFLRでの降伏を回避し、面積 が大きく表面で降伏しにくいパワーMISFETにて降 伏させるため、パワーMISFETの耐圧を750V~ 800Vとすれば、FLRの耐圧は800V以上とす **5**.

【0045】このFLRの時代電圧は、理論上各リング 13間のパンチスルー副圧及び強外周ンの時代電圧 の和となるため、リング13の本数を増やすことによっ て高額圧化することができるが、ターミネーション長を 考慮して、本実施の形態ではリング13を4木としてあ る。

【0046】そして、このFLRの形成されたフィール ド絶線像3上に、抵抗素テRRが形成されている。抵抗 素子RRは例えた。型年極物であるポロンを含有した。 結晶シリコンからなり、図19に明らかなように、FL Rの巻ング13に直交する方向に蛇行させて設けられ ている(個し断面回では、軽金的に重視しやすくため に直線状に単純化してある)。抵抗薬子SRは、放熟 を考慮し下断面面解に対して薬面積を増加させるため に、順平断数とする。

【0047】本実施の形態では、各リング13と抵抗素 子SRとは、フィールド絶縁機らに設けられた側口に形 成された検統配係17によって、複数個所にて夫々電気 的に接続してある。このような接続を行なうことによっ て、夫々の電位を固定してある。

[0048] 高粗圧の印加時に、抵抗メデスドに発生する電界ト目と用に発生する電界トロを強、それらの間に 位置するフィールド能線膜 3 に加わる電界となる。この ため、FLRの形成されたフィールド能線膜 3 上に、抵 放業子 SRを発地することは、フィールド能線 3 に加わる電界を援助することができる。後つて、抵抗 業子 SR に対 FLRの最外周のリング 13 よりも外側まで 設け、抵抗素子 SR に生じる電界と FLRに生じる電界 とを略而しますることによって、フィールド絶線膜 3 に 加力る電界を BM・Mできる。

【0049】本実施の形態では、各リング13と抵抗素 子SRとを接続することによって、夫々の電位が固定さ れ、抵抗妻子SRとFLRとの電界に生じる誤差が低減 されるため、フィールド絶縁膜3に加わる電界が更に緩 和されることとなる。また、フィールド絶縁隊3の外周 には半導体基板主面に設けたn+型の半導体領域14a に、例えばシリコンを含有させたアルミニウムを用いた 配線14bを接続したガードリング14が設けられてお り、ガードリング14の配線14bが抵抗素子SRの一 端に接続されてドレインと導通し、抵抗素子SRの他端 がスタータスイッチSSのゲートと接続されており、ド レインの接続領域としては、半導体基板裏面の全面に、 n+型半導体基体1と導通するドレイン電極が、例えば ニッケル、チタン、ニッケル、銀を積層した積層膜とし て形成される。また、本実施の形態では、スイッチング レギュレータの高電圧部を集積回路化し、制御回路につ いては別チップとする半導体装置について説明を行なっ た。この構成によって、高電圧部と制御回路の夫々に適 した半導体基板を用いることが可能となる。しかし、よ り集積回路化を進める場合には、図13に示すように、

制御回路を一体化したスイッチングレギュレータの半導 体装置として、本発明を適用することも可能である。

【0050】続いて、前途した半導体装置の製造方法を 説明する。先す、図14に示すように、例えば上業(A 3)が導入るた世結品建築からなの十型半球基体 1上に、エピタキシャル成長によってn一型層2を形成 する。そして、このn一型層2にFLRのリング13を なるp型ウエルを形成し、この半導体基板の主面に後化 建業順を、例えば整敵化法で形成し、この整化建業級上 に変化建業(SiN)原のマスクを形成し、この窓化建 表膜をマスクとした選択的熱酸化によりフィールド絶縁 概3を形成する。

[0051]次に、半将水基板主面に、熱熱化機販が以 熱酸化際にCVD(Chemical VaporDiposition)による 酸化珪素順度視層したゲート絶縁膜4を形成し、半導体 基板主面金面にゲート5或いは抵抗素子5Rの消電膜と なる参結点起来順57をCVDにより形成する。この多 結品珪楽膜57に、ゲート5となる領域には例えばリン を、抵抗解子5Rの消電膜となる領域には例えばポロン を将入する。この外能を図15に示す。

【0052】次に、多結急註表膜5°を、エッチング券 去によってバターニングし、ゲート5及び抵抗素子SR の将電膜を形成し、MISFETのp型層で、n+型層 8,コンタト層12を計トリングラフィによるマスク を用いたイオン往入によって形成する。この形態を を用いたイオン往入によって形成する。この形態を 型層(羽電影が1型の場合には、n+型層)を形成する。この歌態を図16に示す。

【0053】次に、半導体基板主面上の全面に、例えば PSG (Phosphorus Silicate Glass) 腰を堆積させ、 SOG (Spin foo Glass) 腰を塗布形成して面前路線腰 9を形成し、この層間絶縁膜 9に、ソース領域となる n +型層 8. ゲート配線6. 推抗業子 SR の接続領域を第 出させる間のを設ける。この状態を図 17 にディナ。な お、この際に、図 17 図示とは別の所面では、図 19 に 示したように、リング 13 上と抵抗業子 SR 上にも関口 を設ける。

【0054】次に、この開口内を含む半導体基板主面上 の全面に例えばシリコンを含むアルミニウムからなる導 電販(金飯筒)を形成し、この金銭膜をパターニングし て、ゲートガードリング10,ソース配線11,ガード リング11名と販抗素子SRとを接続する 配線17を形成し、例えばソースガスの主体としてテト ラエトキシンラン(TEOS)ガスを用いたプラズマピ ソDによる修化建築機にポリミドを始布積度し、半導 体基板主部の全面を覆う保棄機線類15を形成し、n半 型半導体基体10家面に研削処理を施し、この裏面に例 えば高端にカーックル、チタン、ニッケル、銀を順対 制度したドレイン電極16を形成して、図18及び図1 【0055]以上、本祭明者によってなされた祭明を、 前記実施の形態に基づき具体的に説明したが、本発明 は、前記実施の形態に限定されるものではなく、その要 旨を逸脱しない範囲において頼々変更可能であることは 勿論である。例えば本発明は、パワーM 1 S F E T を設 けた半導体楽蔵影外にも、I G B T (Integrated Gate Bipolar Transistor) 等を設けた半導体装置にも適用が 可能である。

[0056]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

(1)本発明によれば、高電圧の印加時に、抵抗素子に 発生する電界とFLRに発生する電界との差がフィール ド絶縁膜に加わる電界となるため、前記フィールド絶縁 腋に加わる電界を緩和することができるという効果がある。

(2) 本発明によれば、上記効果(1) により、フィールド絶縁腰の破壊を防止することが可能となるという効果がある。

(3) 本発明によれば、上記効果 (2) により、フィールド絶縁膜上に高耐圧抵抗を形成することができるという効果がある。

(4) 本発明によれば、上記効果(3) により、チップ サイズを縮小することができるという効果がある。 【図面の簡単な説明】

【図1】 スイッチングレギュレータの構成を示す回路図 である。

【図2】 本発明の一実施の形態である半導体装置の概略 構成を示す平面図である。

【図3】図2中の抵抗素子を示す部分平面図である。

【図4】図2中のメインスイッチを示す部分縦断面図である。

【図5】図2中のスタータスイッチSS及び抵抗索子S Rが設けられていない外周部を示す部分維断面図であ る.

【図6】図2中のスタータスイッチSS及び抵抗素子S Rが設けられた外周部を示す部分縦断面図である。

【図7】フィールド絶縁膜上に設けられた抵抗素子による電界を示す部分縦断面図である。

【図8】フィールド絶縁膜上に設けられた抵抗素子とF LRとによる電界を示す部分縦断面図である。

【図9】ディブレッション型の抵抗素子を示す部分維断 面図である。

【図10】渦巻型の抵抗素子を示す部分縦断面図である。

【図11】本発明の抵抗素子の特性を示すグラフであ

【図12】本発明の抵抗素子の湿度特性を示すグラフで ある。 【図13】本発明の変形例の概略構成を示す平面図であ

【図14】本発明の一実施の形態である半導体装置の要 部を製造工程毎に示す縦断面図である。

【図15】本発明の一実施の形態である半導体装置の要 部を創法工程毎に示す経断面図である

部を製造工程毎に示す縦断面図である。 【図16】 本発明の一実施の形態である半導体装置の要

部を製造工程毎に示す縦断面図である。 【図17】本発明の一実施の形態である半導体装置の要 部を製造工程毎に示す縦断面図である。

【図18】 本発明の一実施の形態である半導体装置の要 部を製造工程毎に示す縦断面図である。


【図19】本発明の他の実施の形態である半導体装置の


抵抗素子を示す部分平而図である。

【図20】本発明の他の実施の形態である半導体装置の スタータスイッチSS及び抵抗素子SRが設けられた外 周部を示す部分縦断面図である。


【符号の説明】

1 … 半導体基体、2 … n 一型層 (ドレイン順域)、3 … フィール ド絶経版、4 …ゲート絶縁版、5 …ゲート。6 ・ゲート配線、7 … p型層 (ティネル形成領域)、8 … n +型層 (ソース領域)、9 …層間絶縁版、10 …ゲー トガードリング、11 … ソース配線、12 … コンタクト 層、13 … リング、14 …ガードリング、15 … 保護絶 経験、16 … ドレイン電線、17 …接続配線。








[図5]





【図6】














フロントページの続き

(72)発明者 町田 信夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内

(72) 発明者 工藤 聡 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 山内 俊一 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Fターム(参考) 5F038 AR10 AV06 AZ10 BH09 BH20 DF01 EZ20